AMD Zen 6 podría romper la barrera de los 6 GHz

Sucederá a Zen 5, arquitectura utilizada en los Ryzen 9000. Los primeros rumores dicen que esta nueva arquitectura podría traer mejoras importantes, entre las que destacan el salto al nodo de 2 nm de TSMC, uno de los más avanzados que existen actualmente

Como AMD ha utilizado el nodo de 4 nm en la arquitectura Zen 4, tiene sentido pensar que para conseguir un salto más grande con Zen 6 la compañía podría optar por irse directamente a por el nodo de 2 nm, aunque esto encarecería los costes de fabricación, y podría tener un impacto considerable en el suministro, siempre dependiendo de la tasa de éxito por oblea que tenga ese nodo.

Por fechas el uso del nodo de 2 nm de TSMC también cuadra perfectamente, ya que se espera que este entre en fase de producción en masa en 2026. Este nodo se utilizará únicamente en los chiplets CPU, también conocidos como unidades CCD. El chiplet I/O vendrá fabricado en el nodo de 4 nm o en el de 3 nm de TSMC, porque no es necesario un nodo tan puntero para este componente.

Zen 6 podría mejorar el IPC en un 10%

Según los rumores más recientes, la arquitectura Zen 6  ofrecerá una mejora del IPC del 10% frente a Zen 5. Esto quiere decir que cada núcleo Zen 6 ofrecerá un 10% más de rendimiento que un núcleo Zen 5 funcionando a la misma frecuencia. Y hablando de frecuencia, también se rumorea que esta nueva arquitectura permitirá alcanzar una velocidad máxima de 6 GHz en modo turbo.

Los procesadores basados en Zen 5 tienen una velocidad máxima de 5,7 GHz, así que estamos hablando de un aumento de 300 MHz. Es una cantidad significativa, aunque debemos dejar claro que lo más probable es que ese nivel de velocidad solo sea posible con un núcleo activo. Con todo, al tener un pico más alto en monohilo el modo turbo también debería escalar a frecuencias más altas en multihilo.

El nuevo nodo de 2 nm de TSMC permitirá mejoras de eficiencia y de rendimiento, y también podría ser clave para conseguir un aumento de la caché L3 integrada en cada unidad CCD. Ese nuevo nodo permitirá reducir el tamaño de los transistores, y esto podría dejar espacio suficiente para aumentar la caché L3 de 32 MB a 48 MB por cada unidad CCD.

Si esto se confirma, el rendimiento en juegos de Zen 6 mejoraría significativamente frente a Zen 5, y sería todavía mejor en futuras versiones con caché L3 apilada en 3D, ya que estos modelos contarían con esos 48 MB y 64 MB adicionales, lo que nos dejaría un total de 112 MB de caché L3 por cada chiplet.

Imagen de portada generada con IA.