Monitor Más Monitor


AMD EPYC Milan utilizará nuevas unidades CCD

AMD EPYC Milan utilizará nuevas unidades CCD
Tendrá SMT mejorado

Publicación:22-09-2020
++--

Según las últimas filtraciones, Zen 3 podría aumentar el IPC entre un 15% y un 20% frente a Zen 2.

Los procesadores EPYC Milan de AMD estarán basados en la arquitectura Zen 3, un importante salto adelante con el que la compañía de Sunnyvale mantendrá la base MCM que hemos visto en Zen 2, pero introducirá novedades interesantes que le permitirán mejorar tanto el rendimiento monohilo como el rendimiento multihilo.

Según las últimas filtraciones, Zen 3 podría aumentar el IPC entre un 15% y un 20% frente a Zen 2. Esa mejora dependerá del conteo de núcleos del procesador, y será, en teoría, mayor en aquellos procesadores que tengan un menor conteo de núcleos. Esto podría estar vinculado a tema de latencias y al sistema de intercomunicación Infinity Fabric. Si se confirma, los chips EPYC Milan con mayor cantidad de núcleos tendrán una mejora del IPC del 15% frente a EPYC Rome. No está nada mal, sobre todo teniendo en cuenta que apenas habrá un año de diferencia entre ambas generaciones.

Por lo que respecta al conteo de núcleos, no esperamos cambios, lo que significa que los procesadores AMD EPYC Milan más potentes seguirán contando con un máximo de 64 núcleos y 128 hilos. También se mantendrá el proceso de 7 nm, aunque se comenta que con pequeñas mejoras para potenciar la eficiencia.

Uno de los cambios más importantes que traerá Zen 3 está en el diseño de las unidades CCD. La arquitectura Zen 3 se basará en el chiplet como pilar central, al igual que la arquitectura Zen 2. Cada chiplet está formado actualmente por dos unidades CCX, cada una con cuatro núcleos y ocho hilos, gracias a la tecnología SMT, y con 16 MB de caché L3. Una unidad CCD tiene, por tanto, dos bloques que suman 8 núcleos, 16 hilos y 32 MB de caché L3.

Con Zen 3, ese diseño cambia. La unidad CCD pasará a contar un único bloque CCX que integrará 8 núcleos, 16 hilos y 32 MB de caché L3. Se elimina, por tanto, esa división de dos bloques CCX, y con esto se permite que los 8 núcleos puedan acceder por completo a los 32 MB de memoria caché L3, superando con ello la limitación de 4 núcleos + 16 MB de L3 y 4 núcleos + 16 MB de L3.

Esto nos ayuda a entender, en parte, por dónde vendrá ese aumento del IPC tan marcado. También se comenta que AMD utilizará un nuevo sistema Infinity Fabric en los EPYC Milan, y que mejorará el funcionamiento de la tecnología SMT. Esta permite que cada núcleo físico ejecute, además de un proceso, un subproceso (hilo). Así, un procesador con 64 núcleos y tecnología SMT puede manejar al mismo tiempo 64 procesos y 64 subprocesos, lo que nos deja un total de 128 hilos de ejecución.

AMD EPYC Milan llegará al mercado a finales de este mismo año, y mantendrá el soporte de memorias DDR4, así como el estándar PCIE Gen4.

por Isidro Ros



« Especial »